



第2章 逻辑门电路

逻辑门：完成一些基本逻辑功能的电子电路。

生产工艺：分立元件门

集成门电路

集成电路按所用半导体器件的不同分类

双极型
集成电路

- DTL (Diode Transistor logic)
- TTL (Transistor-Transistor Logic)
- ECL (Emitter Coupled Logic)



单极型 集成电路

NMOS

(N-Channel Metal-Oxide-Semiconductor)

CMOS

(Complement Metal-Oxide-Semiconductor)

Bi-CMOS (Bipolar-CMOS) 集成电路

电路逻辑部分采用CMOS结构，输出级采用双极型三极管。

本章着重讨论的TTL和MOS门电路的逻辑功能和电气特性。



2.1 晶体管的开关特性

在数字电路中, 常将半导体二极管, 三极管和场效应管作为开关元件使用。



理想开关: 接通时阻抗为**零**; 断开时阻抗为**无穷大**; 两状态之间的转换时间为**零**。

实际半导体开关: 导通时具有一定的**内阻**; 截止时具有一定的**反向电流**; 两状态之间的转换需要**时间**。




2.1.1 半导体二极管的开关特性

以硅二极管为例




硅二极管伏安特性



(1) 导通条件及导通时的特点





电路图



近似等效电路



(2) 截止条件及截止时的特点





(3) 开关时间

- ①**开启时间**：由反向截止转换为正向导通所需要的时间。
二极管的开启时间很小，可忽略不计。
- ②**关断时间**：由正向导通转换为反向截止所需要的时间。
二极管的关断时间大约**几纳秒**。



2.1.2 半导体三极管的开关特性

(1) 饱和导通条件及饱和时的特点

饱和导通条件：


$$i_B \geq I_{BS} = \frac{I_{CS}}{\beta} \approx \frac{V_{CC}}{\beta R_C}$$

饱和导通时的特点：


$$V_{BE} \approx 0.7V$$

$$V_{CE} = V_{CES} = 0.1 \sim 0.3V$$

■ 发射极和集电极之间如同闭合的开关



三极管开关电路



输出特性曲线





(2) 截止条件及截止时的特点

截止条件: $V_{BE} < 0.5V$ (硅三极管发射结导通电压)

截止时的特点: 发射结和集电结均为反向偏置, $I_B \approx I_C \approx 0$,
发射极和集电极之间如同断开的开关。

三极管开关的近似直流等效电路





(3) 开关时间

开启时间 t_{on} : 三极管由截止到饱和所需要的时间,
纳秒 (ns) 级。

关断时间 t_{off} : 三极管饱和由到截止所需要的时间,
纳秒 (ns) 级, $t_{off} > t_{on}$ 。

■ t_{off} 的大小与工作时三极管饱和导通的深度有关, 饱和程度越深, t_{off} 越长, 反之则越短。




2.1.3 MOS管的开关特性

MOS管的三个工作区：


截止区

可变电阻区

恒流区



NMOS管开关电路



输出特性曲线

MOS管作开关使用时，通常工作在截止区和可变电阻区。

数字集成电路中常用的MOS管为P沟道增强型和N沟道增强型。

(1) 导通条件及导通时的特点(以NMOS管为例)



导通条件：

$$V_{GS} > V_{GS(th)N} \quad (V_{GS(th)N} \text{ 为NMOS管的开启电压})$$

导通时的特点：在开关电路中，MOS管导通时一般工作在可变电阻区，这时要求 $V_{GS} > V_{GS(th)N} + V_{DS}$ ，导通电阻 R_{DS} 为几百欧姆。


(2) 截止条件及截止时的特点

截止条件： $V_{GS} < V_{GS(th)N}$


截止时的特点：漏—源之间没有形成导电沟道，呈高阻状态，阻值一般为 $10^9 \sim 10^{10} \Omega$ ，MOS管截止。



NMOS管开关近似直流等效电路



导通状态



截止状态


(3) 开关时间

MOS管本身的开关时间很小，组成开关电路时，由于布线电容和管子极间电容等寄生电容的存在，加上MOS管的输入阻抗较大、负载的等效电阻也很大，使输入、输出电路的充放电时间常数增加，影响了开关时间。




2.2 分立元件门电路

1. 二极管与门



逻辑符号



原理图

假设：二极管为理想开关；

输入信号 $V_{IL}=0V$ ， $V_{IH}=3V$ 。



分两种情况分析：

(1) A、B、C三端输入均为3V

二极管 D_A 、 D_B 、 D_C 均导通


$F=3V$

(2) A、B、C三端输入有0V信号
输入时，如A、B为0V，C端
输入3V

二极管 D_A 、 D_B 导通， D_C 截止


$F=0V$

综上所述：电路为二极管与门






2. 二极管或门



逻辑符号




原理图

假设：二极管为理想开关；

输入信号 $V_{IL}=0V$ ， $V_{IH}=3V$ 。



分两种情况分析：



原理图

- (1) A、B、C三端输入均为0V，二极管 D_A 、 D_B 、 D_C 均导通， $F=0V$ 。
- (2) A、B、C三端输入有3V信号输入时，如A、B为3V，C端输入0V，二极管 D_A 、 D_B 导通， D_C 截止， $F=3V$ 。


综上所述：电路为二极管或门



3. 三极管非门

工作原理

(设三极管电流放大倍数 $\beta=30$)



三极管非门电路

- ① 当 $A(v_I)=0V$ ，则三极管基极电位 $v_B<0V$ ，满足截止条件 $V_{BE}<0.5V$ ，三极管截止， $i_C=0$ ， $F(v_O) = V_{CC}=3V$ ，为高电平。



② 当 $A(v_I) = 3V$ ，三极管饱和。

因为饱和时， $v_B = 0.7V$ ，基极电流


$$\begin{aligned} i_B &= (v_I - v_B)/R_1 - (v_B - V_{BB})/R_2 \\ &= (3 - 0.7)/1.5 - (0.7 - (-5))/10 \\ &= \mathbf{0.96mA} \end{aligned}$$

而三极管饱和时所需要最小基极电流

$$\begin{aligned} I_{BS} &= I_{CS}/\beta = (V_{CC} - V_{CE})/(R_C \cdot \beta) \\ &= (3 - 0.3)/(1 \times 30) = \mathbf{0.09mA} \end{aligned}$$

结论： 由于 $i_B > I_{BS}$ ，所以三极管饱和，输出为低电平。

$$F(v_O) = \mathbf{0.1 \sim 0.3V}$$



三极管非门电路



2.3 TTL门电路

三极管-三极管逻辑门电路(TTL)，是指**输入端**和**输出端**都用三极管的电路，简称TTL电路，是**双极型**数字集成电路。

TTL电路分类：

标准TTL、**高速TTL(HTTL)**、**肖特基TTL(STTL)**、**低功耗TTL(LTTL)**、**低功耗肖特基TTL(LSTTL)**、**先进低功耗肖特基TTL(ALSTTL)**等。



2.3.1 TTL与非门典型电路及其工作原理


1. 电路组成

电路分三个部分：

输入级

中间级



输出级





(1) 输入级: R_1 、 T_1 、 D_1 、 D_2

T_1 为多发射极晶体管



D_1 、 D_2 为钳位二极管，起保护 T_1 管的作用。




(2) 中间级: R_2 、 T_2 、 R_3

作为输出级的驱动电路，
将 T_2 的单端输入信号转换
为互补的双端输出信号，
以驱动 T_4 和 T_5 。

(3) 输出级: R_4 、 T_4 D_3 、 T_5

输出级特点：静态功耗
低，开关速度快，这种
电路结构称为推拉式电
路。





2. 工作原理

设输入信号高低电平分别为 $V_{IH}=3.4V$ ； $V_{IL}=0.2V$

PN结正向导通电压为 $0.7V$ ；


三极管电流放大倍数 $\beta=20$ 。

(1) 输入中有低电平

T_1 管发射结导通， T_1 管饱和。

由于 T_2 基极电压仅为 $0.3V$ ，
故 T_2 、 T_5 均截止。

T_4 、 D_3 导通，输出约为 $3.6V$
($5-0.7-0.7=3.6$)，输出高电平。





(2) 输入均为高电平

T_1 管处于倒置工作状态

(be结反偏, bc结正偏);


T_2 管处于饱和工作状态;

T_4 、 D_3 管处于截止工作状态;

T_5 管处于饱和工作状态;

F输出为低电平。

综合上面两种情况, 该电路实现与非功能, $F = \overline{AB}$ 。





2.3.2 TTL与非门的电压传输特性

电压传输特性是指输出电压 V_O 随输入电压 V_I 的变化规律。


$$V_O = f(V_I)$$

1. 特性曲线分析

2. 主要参数


(1) 输出高电平 V_{OH} ，
低电平 V_{OL} 。

(2) 阈值电压 V_{TH} ：
转折区中间点
对应的输入电
压，约为1.4V。





(3) 输入端噪声容限




高电平噪声容限:

$$V_{NH} = V_{OHmin} - V_{IHmin}$$

低电平噪声容限:

$$V_{NL} = V_{ILmax} - V_{OLmax}$$



例: $V_{OHmin} = 2.4V$, $V_{OLmax} = 0.4V$, $V_{IHmin} = 2.0V$, $V_{ILmax} = 0.8V$,
则有 $V_{NH} = V_{OHmin} - V_{IHmin} = 0.4V$, $V_{NL} = V_{ILmax} - V_{OLmax} = 0.4V$ 。




2.3.3 TTL与非门的静态输入与输出特性

1. 输入特性

(1) 输入伏安特性 ($I_I = f(V_I)$)

定义：电流**流入** T_1 的发射极
方向为**正**方向。

(2) 反映出的主要参数






① I_{IL} (输入低电平电流)

$$I_{IL} = -\frac{V_{CC} - V_{BE1} - V_{IL}}{R_1} \approx -1\text{mA}$$

如果本级门的输入端是由前级门驱动的，则本级门作为前级门的**灌电流负载**之一。



② I_{IH} (输入高电平电流)



I_{IH} 约在 $40\mu\text{A}$ 以下。

如果本级门的输入端是由前级门驱动的，则本级门作为前级门的**拉电流负载**之一。



2. 输入端负载特性

在门输入端和地之间接电阻 R_i ，当电阻从 0Ω 逐步增加时，由于输入电流流过电阻，会使电阻两端形成输入电压 V_I 。





当 R_i 很小时， T_1 管饱和导通时：
$$V_I \approx \frac{R_i}{R_1 + R_i} (V_{CC} - V_{BE1})$$

当 R_i 比较大时，流过 R_1 的电流，一部分经外接电阻 R_i 入地，维持 $V_I=1.4V$ ；另一部分流入 T_2 管基极。



当 R_i 小于 R_{off} ($\approx 0.9k\Omega$) 时, 相当于输入为低电平; 当 R_i 高于 R_{on} ($\approx 3k\Omega$) 时, 相当于输入为高电平。

3. 输出特性






(1) 灌电流工作情况

驱动门输出为低电平（ T_5 管饱和， T_4 管截止），负载门电流流入驱动门，流入驱动门的电流值 I_L 取决于和驱动门相连接的负载门个数。

由曲线可见，对所分析的电路，当灌电流不超过16mA时， V_O 不超过 $V_{OLmax}=0.4V$ ，称带灌电流负载能力 $I_{OLmax}=16mA$ 。




一个门在低电平时能驱动同类门的最大个数为：

$$N_{OL} = I_{OLmax} / I_{IS} = 16 / 1.1 \approx 14$$

（其中 I_{IS} 为一个负载门低电平输入短路电流，约为1.1mA左右）




(2) 拉电流工作情况



驱动门输出为高电平（ T_5 管截止），负载门输入电流由驱动门提供，流出驱动门的电流值 I_H 取决于和驱动门相连接的负载门的管脚的个数。



从曲线上看，当 I_O 大于5mA时， V_O 才开始出现下降趋势，但决定 I_{OHmax} 值的并不是 V_{OHmax} ，而是器件的功耗。在上面讨论的电路中， I_{OHmax} 约为400 μ A。



$$N_{OH} = I_{OHmax} / I_{IH} = 400 / 40 = 10$$

(其中 I_{IH} 为负载门高电平输入电流，约为40 μ A左右)

取 $\min(N_{OL}, N_{OH}) = N$ ，定义为扇出系数

则有： $\min(14, 10) = 10$




2.3.4 TTL与非门的动态特性

1. 传输延迟时间 t_{pd}

传输延迟时间指门电路的输出信号相对于输入信号的延迟时间。

定义: $\frac{1}{2} (t_{PHL} + t_{PLH})$





2. 电源的动态尖峰电流

在动态情况下，特别是当输出电平由低突然变为高的过渡过程中，在某个瞬间，会使门电路中的所有管子均导通，使电源电流出现尖峰脉冲，尖峰电流有时可达40mA。

动态尖峰电流引起的后果：

- (1) 使电源的平均电流加大。而且工作频率越高，平均电流增加越多；
- (2) 动态尖峰电流通过电源和地线的内阻，形成系统内部的噪声源。



2.3.5 其他类型的TTL门电路



除与非门外，TTL电路产品中还有各种功能的门，如或非门、异或门等。

这里介绍两种具有不同输入输出结构的TTL门电路，较为重要。



1. 集电极开路门（OC门，Open-Collector）


以与非门为例说明：







OC门的特点:

(1) 实现线与功能





说明:

- ① 普通的TTL电路不能将输出端连在一起。若将输出端连在一起,可能使电路形成低阻通道,使电路因电流过大而**烧毁**;
- ② 由于OC门的集电极是开路的,要实现正常的逻辑功能,需外加上拉电阻。



*上拉电阻R
的选取:



$$R_{L\max} = \frac{V_{CC} - V_{OH\min}}{nI_{OH} + mI_{IH}}$$

$$R_{L\min} = \frac{V_{CC} - V_{OL\max}}{I_{OL\max} - PI_{IL}}$$

n: OC门输出端并接的个数


m: 负载门的输入端总数

P: 负载门的总数




(2) 作电平转换器

改变和上拉电阻相连的电源值，可改变输出高电平的值。



高电平输出电压为10V





(3) 作驱动器

OC门能输出较大的电压和电流，可直接作为驱动器驱动发光二极管、脉冲变压器等。



OC门的缺点：工作速度慢。

原因：推拉式输出结构被破坏，使输出端负载电容的充电要经过 R_L 。



2. 三态输出门(TSL门)


三态门(TSL门)的输出有三个状态，即：**0**，**1**和**高阻**，在使用中，由控制端(称使能控制端)来控制电路的输出状态。



- (1) 当 $EN=1$ 时， $P=1$ ，二极管截止，电路等效为普通与非门。
- (2) 当 $EN=0$ 时， $P=0$ ， T_4 和 T_5 均截止，输出高阻态。




三态门的基本用途为实现用一根导线轮流传输几个不同的数据或控制信号，通常将接受多个门的输出信号的线称为**总线**。



单向总线结构



双向总线结构



注意：

在总线结构中，任一时刻仅允许一个门工作。



*2.3.6 TTL数字集成电路的各种系列

主要改进:

1. 传输延迟时间
2. 功耗
3. 转换特性



TTL集成电路系列型号及性能表

系 列	型号举例	功耗/门 P(mW)	传输时延 $t_{pd}(ns)$	时延功耗积 $P t_{pd}(PJ)$
标准系列	7400	10	10	100
低功耗肖 特基系列	74LS00	2	10	20
肖特基系列	74S00	19	3	57
先进低功耗 肖特基系列	74ALS00	1	4	4
高速系列	74F00	4	3	12
先进肖特 基系列	74AS00	10	1.5	15
快速系列	74H00	22	6	132
低功耗系列	74L00	2	35	35

电源电压: $V_{CC}=5V$ 逻辑摆幅: $3.5V$



* 2.4 其它类型的双极型数字集成电路

在双极型的数字集成电路中，除了TTL电路以外，还有
二极管—三极管逻辑（Diode-Transistor Logic,简称**DTL**）

高阈值逻辑（High Threshold Logic,简称**HTL**）

发射极耦合逻辑（Emitter Coupled Logic, 简称**ECL**）

集成注入逻辑（Integrated Injection Logic, 简称**I²L**）




*2.4.1 ECL门电路 (Emitter Coupled Logic)

ECL门电路是一种新型**高速**逻辑电路，内部采用**高速电流开关型**电路，内部放大器工作在**放大区**或**截止区**，从根本上克服了因**饱和**而产生的存储电荷对速度的影响。



1. ECL门电路的工作原理

ECL门的核心电路是**电流开关电路**，**电流开关电路**实际上是一个**差分放大器**。





设: $V_R = -1.2V$; $V_{iL} = -1.6V$;

$$V_{iH} = -0.8V; \alpha = 0.95$$

(1) 当 $V_i = V_{iL}$ 时:


由于 $V_R = -1.2V$

所以 T_2 导通, T_1 截止。

$$V_e = V_R - 0.7 = -1.9V$$

流过 R_e 的电流为

$$I_e = [-1.9 - (-5)] / 0.5 = 6.2mA$$






该电流全部流过 T_2 管的集电极， V_{O2} 为

$$V_{O2} = -\alpha I_e R_{C2} \approx -0.8V$$

显然， T_2 工作在放大区，由于 T_1 截止，所以 $V_{O1} = 0V$ 。





(2) 当 $V_i = V_{iH}$ 时:

由于 $V_R = -1.2V$, 所以 T_1 导通, T_2 截止。

$$V_e = -0.8 - 0.7 = -1.5V$$


流过 R_e 的电流为

$$I_e = [-1.9 - (-5)] / 0.5 = 7mA$$

该电流全部流过 T_1 管的集电极。



$$V_{O1} \text{ 为 } V_{O1} = -\alpha I_e R_{C1} \approx -0.8V$$

显然, T_1 工作在放大区, 由于 T_2 截止, 所以 $V_{O2} = 0V$ 。





2. 实用的ECL门电路



$$F_1 = \overline{A+B}$$

$$F_2 = A+B$$



- (1) 电路由电流开关、基准电压、射极跟随器组成；
- (2) T_4 、 T_5 两管（构成射极跟随器）使输入电压和输出电压一致，同时使输出负载能力提高；
- (3) 互补输出，同时实现或和或非功能。



3. ECL门电路的主要特点

(1) 速度快

- ①开关管导通时工作在非饱和状态，消除了存储电荷效应；
- ②逻辑摆幅小，缩短了寄生电容的充放电时间。

(2) 带负载能力强

输入阻抗高输出阻抗低。

(3) 逻辑功能强

互补输出。

(4) 功耗大

功耗包括电流开关、射极跟随器、参考电源。

(5) 抗干扰能力差


逻辑摆幅小，噪声容限低所以抗干扰能力较低。




*2.4.2 I^2L 电路

特点：电路结构简单、功耗低，适于制成大规模集成电路。

1. 工作原理



单元电路




逻辑符号




结构特点:

- (1) 单元电路的任何一个输出端与输入的关系都是**非**逻辑关系;
- (2) 单元电路是一个**多输出反相器**;
- (3) 集电极开路;
- (4) 不同单元电路的输出端并接, 实现**线与**逻辑。



$$F = \overline{A} \cdot \overline{B} = \overline{A+B}$$



$$F = A \cdot B = AB$$



2. 主要特点

- (1) 集成度高
- (2) 速度功耗积小
- (3) 抗干扰能力较差
- (4) 工作速度低

主要用于制作**大规模集成电路**的内部逻辑电路。



2.5 CMOS门电路

MOS门电路具有制造工艺简单、集成度高、功耗低、体积小、成品率高等优点。


特别适用于中、大规模集成电路的制造，在目前数字集成电路产品中占据了相当大的比例。



2.5.1 CMOS反相器的电路结构

图中驱动管 VT_2 为NMOS管，负载管 VT_1 为PMOS管，为保证电路正常工作，电源电压 V_{DD} 大于两管的开启电压的绝对值之和

$$V_{GS(th)N} + |V_{GS(th)P}|。$$




CMOS反相器电路



工作原理:

1. 当 $v_I=0$ 时, **VT_2 管截止**, **VT_1 管导通**,
 $v_O=1$;
2. 当 $v_I=1(V_{DD})$ 时, **VT_2 管导通**, **VT_1 管截止**, $v_O=0$ 。




VT_1 和 **VT_2** 总有一个工作在导通而另一个为截止状态, 而且截止内阻又极高, 因此流过 **VT_1** 和 **VT_2** 的静态**电流极小**, 故**CMOS反相器**的静态功耗小。



2.5.2 CMOS反相器的电压传输特性和电流传输特性

由于CMOS反相器中 VT_1 和 VT_2 的特性是对称的，传输特性过渡区很窄，阈值电压为 $V_{DD}/2$ 。



AB: $v_I < V_{GS(th)N}$, $|V_{GS1}| > |V_{GS(th)P}|$

$$V_{GS2} < V_{GS(th)N}$$

VT₁导通, VT₂截止

CD: $v_I > V_{DD} - |V_{GS(th)P}|$, $|V_{GS1}| < |V_{GS(th)P}|$

$$V_{GS2} > V_{GS(th)N}$$


VT₁截止, VT₂导通

BC: $V_{GS(th)N} < v_I < V_{DD} - |V_{GS(th)P}|$



$$V_{GS2} > V_{GS(th)N}$$

$$|V_{GS1}| > |V_{GS(th)P}|$$

VT₁导通, VT₂导通



CMOS反相器的电压传输特性




CMOS反相器的电流传输特性



2.5.3 CMOS反相器的静态输入特性和输出特性

1. 输入特性

- (1) $v_I > V_{DD} + V_{DF}$ ， VD_1 导通， i_I 迅速增大；
- (2) $v_I < -V_{DF}$ ， VD_2 导通， i_I 绝对值随 v_I 绝对值的增加而增大；
- (3) $-V_{DF} < v_I < V_{DD} + V_{DF}$ ，输入阻抗极高， $i_I \approx 0$ 。





CMOS反相器的输入特性

■ 输入信号电压的正常工作范围： $0 \leq v_I \leq V_{DD}$ 。





2. 输出特性



$V_O = V_{OL}$ 时的工作状态

CMOS反相器的低电平输出特性

V_{DD} 越高， V_{GS2} 越大，导通内阻越小，在同样 I_{OL} 的值， V_{OL} 也越低。



$v_O = V_{OH}$ 时的工作状态


CMOS反相器的高电平输出特性

V_{DD} 越高， V_{GS1} 越负，导通内阻越小，在同样 I_{OH} 的值， V_{OH} 也就下降得越少，即 V_{OH} 越高。



2.5.4 CMOS反相器的动态特性

1. 传输延迟时间



CMOS反相器传输延迟时间的定义



2. 动态功耗



当CMOS反相器从一种稳定工作状态突然转变到另一种稳定状态的过程中，将产生附加的功耗，称之为动态功耗。

动态功耗由两部分组成，一部分是因为 T_1 和 T_2 在短时间内同时导通所产生的瞬时导通功耗 P_T ，另一部分是对负载电容充、放电所消耗的功率 P_C 。(CMOS逻辑门电路的负载通常是电容性的)



2.5.5 其它类型的CMOS门电路


1. 其他逻辑功能的CMOS门电路





2. 漏极开路的CMOS门电路（OD门）

用做输出缓冲 / 驱动器，或者用于输出电平的变换，可实现线与逻辑。




漏极开路输出的与非门



3. CMOS传输门 (TG门)

功能是：在控制信号的作用下，实现输入和输出间的双向传输。



CMOS传输门的电路结构和逻辑符号




(1) 工作原理

设两管开启电压的绝对值为 $2V$ ， $V_{DD}=5V$ ，输入信号在 $0\sim 5V$ 内连续变化。

① $C=0V$ ， $\bar{C}=5V$ 时，
传输门**截止**。
(VT_1 和 VT_2 均截止)


② $C=5V$ ， $\bar{C}=0V$ 时，
传输门**导通**。
(VT_1 和 VT_2 至少有一只导通)





(2) 关于CMOS传输门

- ① 由于CMOS传输门中 VT_1 和 VT_2 管的源极和漏极在结构上是完全对称的，源极和漏极可以互换，故输入和输出端可以互换，即CMOS传输门为双向的。
- ② 传输门和非门结合，可组成模拟开关。



CMOS双向模拟开关的电路结构和符号




4. 三态输出的CMOS门电路

$\overline{EN}=0$, $Y=\overline{A}$;

$\overline{EN}=1$, Y 对外呈高阻。

CMOS三态门可方便地
用于构成总线结构。



CMOS三态非门



2.5.6 高性能CMOS数字集成电路

- **HC** — High-speed CMOS
- **HCT** — High-speed CMOS , TTL Voltage-Compatible Inputs
- **AHC** — Advanced High-speed CMOS
- **AHCT**—Advanced High-speed CMOS, TTL Voltage-Compatible Inputs
- **LVC** — Low Voltage CMOS
- **ALVC**—Advanced Low Voltage CMOS



2.5.7 CMOS集成电路的特点和注意事项

1. 特点：（1）功耗低（微瓦量级）；

（2）工作电源电压范围宽；

（3）抗干扰能力强；

（4）带负载能力强，扇出系数大；

（5）输出幅度大。

2. 使用注意事项：

（1）多余的输入端不能悬空；


（2）注意输入电路的过流保护；

（3）电源电压极性不能反接，防止输出短路。



2.6 其他类型的MOS数字集成电路

*2.6.1 PMOS门电路



PMOS反相器电路

① 工作速度比较低


② 使用负电源




2.6.2 NMOS门电路

1. NMOS反相器

(1) VT_1 管为负载管，始终导通，导通阻抗为 VT_2 管导通阻抗的 10~100 倍。



(a) 增强型负载
(E/E MOS)




(b) 耗尽型负载
(E/D MOS)

(2) VT_2 管为驱动管， v_I 为高电平时导通，输出低电平； v_I 为低电平时截止，输出高电平。




2. 与非门



驱动管是串联的


3. 或非门



驱动管是并联的



4. 与或非门



VT_5 为负载管


VT_1 、 VT_2 、 VT_3 和 VT_4
均是驱动管

$$F = \overline{AB + CD}$$



*2.6.3 E²CMOS电路

Electrically Erasable CMOS，电可擦除CMOS。




由CMOS和NMOS技术结合而成，用在可编程逻辑器件中。

E²CMOS单元




2.7 Bi-CMOS电路

Bi-CMOS是双极型CMOS（Bipolar-CMOS）电路的简称，特点是逻辑部分采用CMOS结构，输出级采用双极型三极管，因此兼有CMOS电路的低功耗和双极型电路低输出内阻的优点。



(a) 最简单的电路结构



(b) 常用的电路结构




2.8 TTL与CMOS电路的接口

1. 由TTL到CMOS的接口电路


驱动门为TTL电路，负载门为CMOS电路，主要考虑的是**电平匹配**，连接方法有多种：

(1) 若CMOS门的电源为5V
(和TTL门相同)





(2) 若CMOS门的电源不为5V（和TTL门不同），则TTL电路可采用**OC**门。




(3) 采用专用集成电路。



2. 由CMOS 到TTL的接口电路

由CMOS到TTL的接口电路，除考虑电压匹配外，还得考虑驱动电流（CMOS电路允许的**最大灌电流**为0.4mA，而TTL门的**输入短路电流**大于1mA），常用方法有：

- (1) 采用CMOS缓冲转换器。
- (2) 将同一封装内的CMOS电路并联使用，以增大输出灌电流。
- (3) 采用射极跟随器，增大输出灌电流。






习 题

1. 在TTL电路中为实现总线功能应选用（ **三态** ）门；为实现线与应选用（ **OC** ）门。
2. 在使用CMOS与非门时，可以把多余输入端接（ **高** ）电位；或非门时，可以把多余输入端接（ **低** ）电位。
3. 一个双输入端的TTL与非门和一个双输入端的CMOS与非门，它们的输入端均是一端接高电平，另一端通过一个10K的电阻接地，则TTL与非门输出为（ **低电平** ），CMOS与非门输出为（ **高电平** ）。




4. 在拉电流负载情况下，TTL驱动门电路的输出电流的流向为流（ **出** ）（入或出），和灌电流负载相比，其输出负载能力（ **弱** ）（强或弱）。
5. TTL电路采用推拉式输出结构，其主要优点是（ **速度快** ）和（ **功耗低** ）。
6. 已知某个门的 $V_{IH(\min)} = 3.6V$ 、 $V_{OH(\min)} = 4.4V$ 、 $V_{IL(\max)} = 1.2V$ 、 $V_{OL(\max)} = 0.3V$ ，则该门电路输入为高电平时的噪声容限 $V_{NH} = (\mathbf{0.8}) V$ 。
7. 如图所示的CMOS门电路中，若 V_1 输入高电平， V_2 输入低电平，则输出信号F的状态是（ **高阻态** ）。






8. 写出下图电路的输出F表达式。



$$\begin{aligned} F &= \overline{A} \overline{BC} \\ &= \overline{A + BC} \end{aligned}$$



9. 写出下图电路的输出 L 表达式。



$$L = \overline{A(BC+D)}$$



第2章 小结

- 晶体管的开关特性
- 普通TTL门电路及其电气特性
- 其他类型的TTL门电路
 - 集电极开路门，即OC门；三态门，即TSL门
- CMOS门电路及其电气特性
- 其他类型的CMOS门电路
 - 其他逻辑功能的CMOS门电路
 - 漏极开路门，即OD门；CMOS传输门，即TG门；CMOS三态输出门
- NMOS门电路
- TTL与CMOS电路的接口